2026년 10월 12일, SK하이닉스의 H-TPU 아키텍처 세부 내용이 인천에서 열린 국제 SoC 설계 컨퍼런스(ISOCC 2026)에서 공개됐다. H-TPU는 회사가 SSD 컨트롤러용으로 자체 개발한 초경량 프로그래머블 소형 프로세서로, 1개의 소비전력은 범용 CPU 코어의 약 2.5%(40분의 1), 칩 면적은 약 4%(25분의 1)에 불과하며, 컨트롤러 하나에 100개 넘게 집적된다.
SSD 컨트롤러에 큰 CPU가 맞지 않게 된 이유
SSD 컨트롤러 안의 일은 대부분 읽기·쓰기 명령 처리, 메타데이터 관리, 버퍼 제어 같은 단순하고 반복적인 작업이다. 그동안 이 모든 일을 범용 CPU 코어가 맡아 왔지만, 드라이브가 빨라질수록 필요한 코어 수가 늘었고 면적과 전력 소모가 함께 부풀었다. SK하이닉스 구인제 부사장은 회의에서 SSD 컨트롤러에 흔히 쓰이는 Arm 코어가 이런 작업에는 과한 성능이라고 말했다. 복잡하고 빠른 연산을 위해 설계됐기 때문에 작고 반복적인 일에 쓰면 전력과 면적을 낭비하고, 구조상 작업을 잘게 나눠 여러 프로세서에 분산시키는 일에도 적합하지 않다는 것이다. 그래서 H-TPU는 반복형 I/O 경로에 최적화된 4단계 파이프라인과 순차 실행 구조를 채택했다. 범용 CPU가 컨트롤러에서 사라지는 것은 아니다. 뒤로 물러나 오류 복구, 예외 처리, 스토리지 정책 관리처럼 진짜 복잡한 일만 담당한다.
전부 깨우지 않고 필요한 것만 깨운다
100개가 넘는 H-TPU는 컨트롤러 곳곳에 분산 배치돼 각각 전담 기능을 맡는다. I/O 요청이 들어오면 필요한 기능을 맡은 유닛만 활성화되고 나머지는 전력을 아끼기 위해 대기 상태를 유지한다. SK하이닉스는 전용 컴파일러를 포함한 소프트웨어 도구도 개발해 엔지니어들이 이 소형 프로세서용 전용 코드를 더 수월하게 작성할 수 있게 했다. 이 설계는 본질적으로 데이터센터가 몇 년째 해 온 방식을 스토리지 층에서 재현한 것이다. 만능인 단일 코어를 좇는 대신, 다수의 전용 유닛이 일을 조금씩 나눠 맡게 하는 방식이다.
적용 순서: 기업용 SSD 먼저, 그다음 AI 스토리지 아키텍처로
회의에서 공개된 계획에 따르면 H-TPU는 먼저 차세대 기업용 SSD 컨트롤러에 적용되고, 이후 회사의 AI용 차세대 스토리지 아키텍처 Storage Next와 내년 출시 예정인 고대역폭 플래시(HBF)에 들어간다. Storage Next는 현대 AI 모델이 요구하는 세밀한 데이터 접근에 맞춰 설계돼, 기존 4KB 단위의 8분의 1인 512바이트까지 작은 데이터 단위를 처리할 수 있다. 추론 서비스는 스토리지가 어떻게 응답하는지에 점점 더 의존하고 있고, 모델 가중치, KV 캐시, 검색 데이터가 드라이브와 메모리 사이를 빈번하게 오가기 때문에 컨트롤러 층의 전력과 스케줄링 효율은 전체 시스템 비용에 증폭돼 반영된다. 양산 일정은 제시되지 않았고, 공개된 수치도 회사 자체 발표다. 실제 효과는 첫 기업용 SSD가 출하된 뒤 실측을 기다려야 한다. 그래도 방향 자체는 주목할 만하다. AI 인프라의 절전 경쟁이 이제 SSD 컨트롤러 층까지 내려왔다.
