Le 12 octobre 2026, les détails d'architecture du H-TPU de SK hynix ont été présentés lors de l'International SoC Design Conference (ISOCC 2026) à Incheon, en Corée du Sud. Il s'agit d'un minuscule processeur programmable et ultraléger, développé en interne pour les contrôleurs de SSD. Un seul H-TPU consomme environ 2,5 % — un quarantième — de l'énergie d'un cœur de CPU généraliste et n'occupe qu'environ 4 % — un vingt-cinquième — de la surface de puce ; un seul contrôleur en intègre plus d'une centaine.
Pourquoi les gros CPU ne conviennent plus aux contrôleurs de SSD
L'essentiel du travail dans un contrôleur de SSD est simple et répétitif : traiter les commandes de lecture et d'écriture, gérer les métadonnées et contrôler les tampons. Les cœurs de CPU généralistes s'en chargeaient jusqu'ici, mais à mesure que les disques accéléraient, il a fallu toujours plus de cœurs, et la surface comme la consommation ont enflé avec eux. Le vice-président de SK hynix, Koo In-je, a déclaré lors de la conférence que les cœurs Arm couramment utilisés dans les contrôleurs de SSD sont surdimensionnés pour ces tâches : conçus pour des calculs complexes et rapides, ils gaspillent énergie et surface sur de petits travaux répétitifs, et leur architecture se prête mal à la division du travail entre de nombreux processeurs. Le H-TPU adopte donc un pipeline à quatre étages et une structure d'exécution séquentielle optimisée pour les chemins d'E/S répétitifs. Le CPU généraliste ne disparaît pas du contrôleur ; il recule et ne conserve que le travail réellement complexe, comme la reprise sur erreur, la gestion des exceptions et les politiques de stockage.
Réveiller à la demande plutôt que consommer tous ensemble
Plus d'une centaine de H-TPU sont répartis dans le contrôleur, chacun affecté à des fonctions spécialisées. Quand une requête d'E/S arrive, seules les unités responsables des fonctions nécessaires sont activées, les autres restent au repos pour économiser l'énergie. SK hynix a aussi développé des outils logiciels pour cette architecture, dont un compilateur dédié, afin que les ingénieurs écrivent plus efficacement du code spécialisé pour ces petits processeurs. Au fond, cette conception reproduit au niveau du stockage ce que les centres de données font depuis des années : au lieu de courir après un cœur unique tout-puissant, laisser de nombreuses unités spécialisées prendre chacune une petite part du travail.
Ordre de déploiement : d'abord les SSD d'entreprise, ensuite le stockage IA
Selon le plan présenté à la conférence, le H-TPU arrivera d'abord dans les contrôleurs des SSD d'entreprise de nouvelle génération, puis dans Storage Next, la prochaine architecture de stockage de l'entreprise dédiée à l'IA, et dans la mémoire flash à haute bande passante (HBF), attendue l'an prochain. Storage Next est conçu pour l'accès fin aux données qu'exigent les modèles d'IA modernes, avec des unités de données de seulement 512 octets, soit un huitième de l'unité classique de 4 Ko. Les services d'inférence dépendent de plus en plus de la façon dont le stockage répond, avec des poids de modèles, des caches KV et des données de recherche qui circulent en permanence entre disques et mémoire ; l'efficacité énergétique et d'ordonnancement au niveau du contrôleur se retrouve donc amplifiée sur la facture globale du système. SK hynix n'a donné aucun calendrier de production de masse, et les chiffres présentés sont ceux de l'entreprise ; les gains réels devront attendre les mesures sur les premiers SSD d'entreprise livrés. La direction n'en reste pas moins notable : la course aux économies d'énergie de l'infrastructure IA a désormais atteint la couche du contrôleur de SSD.
