2026 年 10 月 12 日，SK 海力士 H-TPU 在韩国仁川举行的国际 SoC 设计会议（ISOCC 2026）上公开了架构细节：这是该公司为固态硬盘（SSD）控制器自研的一款超轻量可编程小处理器，单个 H-TPU 的功耗只有通用 CPU 核心的约 2.5%（四十分之一），芯片面积只有约 4%（二十五分之一），一块控制器里集成了 100 多颗。
SSD 控制器为什么不再适合用大 CPU
SSD 控制器里的工作，绝大多数是读写命令处理、元数据管理和缓冲控制这类简单重复的活。过去这些都由通用 CPU 核心承担，但盘的速度越做越快，需要的核心越来越多，面积和功耗跟着膨胀。SK 海力士副总裁 Koo In-je 在会上直说，常见的 Arm 核心是为复杂高速计算设计的，拿来干这种细碎重复的工作属于性能过剩，而且它的结构也不适合把任务拆小、分给很多处理器并行处理。H-TPU 因此采用四级流水线和顺序执行结构，专门对着重复型 I/O 路径优化；控制器里的通用 CPU 并没有被取消，而是退到后面，只处理错误恢复、异常处理和存储策略这类真正复杂的任务。
按需唤醒，而不是一起耗电
100 多颗 H-TPU 分布在控制器各处，各自负责专门功能。一条 I/O 请求进来时，只有负责相关功能的那几颗会被唤醒，其余保持空闲省电。SK 海力士还为此开发了配套软件工具，包括一支专用编译器，让工程师能更顺手地为这些小处理器写专用代码。这种「把大核拆成一群小工」的思路，本质上是在存储层复制了数据中心这几年一直在做的事：不再追求单个核心的全能，而是让大量专用单元各干一小段。
落地顺序：先企业级 SSD，再进 AI 存储架构
按会上公布的计划，H-TPU 会先用在下一代企业级 SSD 的控制器上，之后再进入该公司面向 AI 的下一代存储架构 Storage Next，以及计划明年推出的高带宽闪存（HBF）。Storage Next 针对的是现代 AI 模型细粒度数据访问的需求，能处理小到 512 字节的数据单元，只有传统 4KB 单元的八分之一。推理服务越来越吃存储的响应方式，模型权重、KV 缓存和检索数据在盘与内存之间高频流动，控制器层面的功耗和调度效率会被放大到整机账单上。H-TPU 目前还没有给出量产时间表，会上披露的也都是公司自报数字，真实收益要等首批企业级 SSD 出货后看实测；但方向本身值得注意：AI 基础设施的省电竞赛，已经打到了 SSD 控制器这一层。
