2026年10月12日、SKハイニックスのH-TPUの架構詳細が、韓国・仁川で開かれた国際SoC設計会議（ISOCC 2026）で公開された。これは同社がSSDコントローラ向けに自社開発した超軽量のプログラマブル小型プロセッサで、1個当たりの消費電力は汎用CPUコアの約2.5%（40分の1）、チップ面積は約4%（25分の1）にとどまり、1つのコントローラに100個以上が集積されている。
SSDコントローラに大きなCPUが合わなくなった理由
SSDコントローラ内部の仕事の大半は、読み書きコマンドの処理、メタデータ管理、バッファ制御といった単純で反復的なものだ。従来はこれらすべてを汎用CPUコアが担ってきたが、ドライブが高速化するほど必要なコア数が増え、面積と消費電力が膨らんでいった。SKハイニックスの副社長Koo In-je氏は会議で、SSDコントローラでよく使われるArmコアはこうした作業には過剰な性能だと述べた。複雑で高速な計算のために設計されているため、細かく反復的な仕事に使うと電力と面積を無駄にし、構造上もタスクを小さく分割して多数のプロセッサに分散させることに向いていない。H-TPUはそのため、反復型のI/Oパスに最適化された4段パイプラインと逐次実行構造を採用した。汎用CPUがコントローラから消えるわけではなく、エラー回復、例外処理、ストレージポリシー管理といった本当に複雑な仕事だけを担当する後方役に回る。
全部を起こすのではなく、必要なものだけ起こす
100個を超えるH-TPUはコントローラの各所に分散配置され、それぞれ専門の機能を受け持つ。I/Oリクエストが届くと、必要な機能を担うユニットだけが起動し、残りは省電力のためアイドル状態を保つ。SKハイニックスは専用コンパイラを含むソフトウェアツールも開発し、技術者がこれらの小型プロセッサ向けの専用コードを書きやすくした。この設計は本質的に、データセンターが数年前から進めてきたやり方をストレージ層で再現したものだ。万能な単一コアを追うのではなく、多数の専用ユニットに仕事を少しずつ分担させる。
導入順序：まずエンタープライズSSD、次にAI向けストレージへ
会議で示された計画では、H-TPUはまず次世代エンタープライズSSDのコントローラに採用され、その後、同社のAI向け次世代ストレージアーキテクチャStorage Nextと、来年発売予定の高帯域幅フラッシュ（HBF）に組み込まれる。Storage Nextは現代のAIモデルが求める細粒度のデータアクセスに対応し、従来の4KB単位の8分の1に当たる512バイトまでの小さなデータ単位を扱える。推論サービスはストレージの応答のされ方への依存を強めており、モデルの重み、KVキャッシュ、検索データがドライブとメモリの間を頻繁に行き来するため、コントローラ層の電力とスケジューリング効率はシステム全体の請求額に増幅されて跳ね返る。量産時期は示されず、公開された数字も同社の自己申告だ。実際の効果は最初のエンタープライズSSDが出荷されてからの実測を待つ必要がある。それでも方向性自体は注目に値する。AIインフラの省電力競争は、ついにSSDコントローラの層まで届いた。
